Prüfverfahren zur Bewertung der Lötwärmebeständigkeit von kunststoffverkapselten oberflächenmontierbaren Halbleiterbauelementen (SMDs). Während des Lötprozesses kann es zu Rissen im Bauelementegehäuse und elektrischen Fehlern kommen, wenn die Feuchtigkeit, die während der Lagerung im SMD absorbiert wurde, dich durch die Wärmebeanspruchung ausdehnt. Dieses Verfahren dient die Eignung der Bauelement, den Lötprozess zu überstehen, festzustellen.
chipcheck – ein Labor der CERTANIA Industrial Analytics GmbH
Qualität sichern | Entwicklung begleiten | Schäden analysieren | Wissen weitergeben
CERTANIA Industrial Analytics GmbH
Georg-Wimmer-Ring 25
D-85604 Zorneding/München
Tel. +49 8106 994110
Fax +49 8106 994111
ia.certania.com
Handelsregister München
HRB 53245
USt.-IdNr. 131 179 893
Geschäftsführer:
Alexander Maier
Simon Löhe